發明專利舉發
智慧財產法院(行政),行專訴字,102年度,119號
IPCA,102,行專訴,119,20140702,3

智慧財產法院行政判決
102年度行專訴字第119號
民國103年6月11日辯論終結
原　　　告　汪子惟　　　
被　　　告　經濟部智慧財產局
代　表　人　王美花（局長）住同上
訴訟代理人　吳科慶　　　
　莊榮昌　　　
參　加　人　美商微晶片科技公司（Microchip Technology
　　　　　　Incorporated）
代　表　人　David Yeskey
訴訟代理人　湯舒涵律師
　呂 光律師
上列當事人間因發明專利舉發事件，原告不服經濟部中華民國10
2 年10月8 日經訴字第10206107100 號訴願決定，提起行政訴訟
，本院依職權裁定參加人獨立參加被告之訴訟，本院判決如下︰
　　主 文
原告之訴駁回。
訴訟費用由原告負擔。
事實及理由
甲、程序方面：
原告經合法通知，未於準備期日到場，亦未於言詞辯論期日 到場，其雖於言詞辯論期日前二日以具狀聲請改期（本院卷 ㈡第52頁），然未陳明正當理由，而本院之言詞辯論通知書 係於民國103 年6 月6 日即合法送達原告，有送達證書一紙 在卷可按（本院卷㈡第48頁），經核原告並無行政訴訟法第 218 條準用民事訴訟法第386 條各款所列情形，爰依被告之 聲請，由其一造辯論而為判決。
乙、實體方面：
一、事實概要：
參加人美商微晶片科技公司前於89年5 月2 日以「微控制器 指令集」向被告申請發明專利，並以西元1999年3 月26日申 請之美國第09/280,112號專利案主張優先權，經其編為第89 105387號審查，於92年2 月26日准予專利，並於公告期滿後 ，發給發明第175289號專利證書（下稱系爭專利）。嗣原告 於97年12月4 日以系爭專利違反核准時專利法（90年10月24 日修正公布）第20條第1 項前段、第20條第1 項第1 款、第 2 項及第71條第3 款之規定，對之提起舉發。參加人旋於98 年5 月5 日提出系爭專利申請專利範圍更正本。經被告通知 雙方當事人於99年12月14日辦理面詢，並當場曉諭原告對系



爭專利的更正內容表示意見。原告乃於100 年1 月17日提出 補充舉發理由書，主張系爭專利不具產業利用性，且證據8 及14足以證明系爭專利更正後之申請專利範圍第1 至69項不 具進步性等語。案經被告審查，於100 年8 月31日以（100 ）智專三㈡04119 字第10020781400 號專利舉發審定書准予 更正並為「舉發不成立」之處分（下稱第1 次處分）。原告 不服，提起訴願，經濟部認被告有未釐清更正後之舉發範圍 是否包含該更正前之舉發主張，以及未完整審酌舉發證據及 主張之瑕疵，以101 年3 月23日經訴字第10106102870 號訴 願決定書將第1 次處分撤銷，並責由被告另為適法之處分。 參加人不服，向本院提起行政訴訟，經本院以101 年10月25 日101 年度行專訴字第47號判決將其訴駁回確定。經被告重 為審查，並通知雙方當事人於102 年3 月11日辦理面詢，當 場曉諭兩造雙方：98年5 月5 日系爭專利申請專利範圍更正 本符合專利法之規定；舉發證據6 、10、11不具證據能力； 系爭專利說明書記載明確，為熟習該項技術者能瞭解其內容 並可據以實施；證據2 或3 不足以證明系爭專利申請專利範 圍第1 至69項不具新穎性；證據4 、5 及公知技術之結合， 不足以證明系爭專利請申請專利範圍第1 至69項不具進步性 等，業經前揭本院101 年度行專訴字第47號判決認定在案， 本件之爭點（證據主張及理由），除證據8 、14之結合足以 證明系爭專利更正後申請專利範圍第1 至69項不具進步性外 ，是否還有其他證據主張，請原告針對此點提出補充理由， 以臻明確。原告乃於102 年3 月22日提出舉發補充理由，以 證據8 及習知技術的組合，主張系爭專利申請專利範圍第1 項不具進步性；以證據8 或證據8 與習知技術之組合，主張 系爭專利申請專利範圍第2 至69項不具進步性；以證據8 、 14及習知技術的組合，主張系爭專利申請專利範圍第2 至69 項不具進步性，系爭專利違反核准時專利法第20條第2 項之 規定。經原告於102 年5 月6 日答辯，被告於102 年6 月14 日以（102 ）智專三㈡04119 字第10220768270 號專利舉發 審定書為「請求項1 至69舉發不成立」之處分。原告不服， 提起訴願，經經濟部102 年10月8 日經訴字第10206107100 號決定駁回，遂向本院提起行政訴訟。本院因認本件訴訟之 結果，參加人之權利或法律上利益將受損害，乃依行政訴訟 法第42條第1 項規定，依職權裁定命參加人獨立參加本件被 告之訴訟。
二、原告聲明求為判決訴願決定撤銷，責由原處分機關另為適法 之處分，並主張：
㈠針對原處分第1 項理由，系爭專利之申請專利範圍中並未限



定技術特徵：" 暫存器轉移指令係利用五條指令執行" ，藉 此，上述關於第一點之論述沒有以系爭專利之申請權利範圍 為依據，於被舉發人未將" 暫存器轉移指令係利用五條指令 執行" 這一技術特徵添加入系爭專利之申請權利範圍中的情 況下，該論述之區別點不成立。
㈡原處分理由第2 項，其論述混淆了揭示技術特徵與界定技術 特徵之概念，證明系爭專利中某項技術特徵被公開，只需證 據中該證據有類似的揭示即可，不需要證據中對該概念定義 。證據8 中已經揭示技術特徵「該位址空間經由通用寄存器 組9 中的寄存器R31 （中斷堆棧指針ISP ）具有直接定址模 式的能力，該位址空間經由通用寄存器組9 中的寄存器R30 堆棧指針SP) 具有間接定址模式的能力」，則已揭示「直接 定址模式」及「間接定址模式」之能力，不能因證據8 未明 確定義該概念，而否認技術特徵被揭露之事實，且證據8 說 明書所載之RJ、RJAL指令可得知「資料記憶體」之特徵。 ㈢原處分理由第3 項，證據8 第15頁第3 至5 行之相關指令， 已揭示「RJ、RJAL：程式計數器相關轉移指令。RJAL存儲程 序計數器的值至一由預減堆棧指針表示的地址，然後轉移。 一返回指令使控制返回到RJAL指令的下一指令。」，並可得 知「該程式計數器的值係與預減堆棧指針表示的地址之間存 在映射關係」，根據證據8 說明書第5 頁對通用寄存器之論 述，顯然程式計數器的值與通用寄存器組9 之間存在映射關 係，則「證據8 並未敘述程式計數器的值系被影射至通用寄 存器組9 」之說法違背客觀事實。證據8 之第6 頁4 至2小 節揭示了「輔助處理器寄存器」的結構，處分書認證據8之 圖1 未載明「輔助處理器寄存器」，顯然故意混淆事實，而 證據8 乃圖4 揭示了「輔助處理器寄存器」，並非圖1 。處 分中「未提及輔助處理器寄存器與通用寄存器組9 之間存在 映射關係」，與「用於在輔助處理器寄存器和通用寄存器之 間傳送資料的指令已經被定義」之事實明顯不符。 ㈣原處分理由第4 項：根據證據8 說明書揭示「LPI ：根據位 元組位置載入立即值至累加器。存儲累加器的非指定位元組 的內容」，其中包括了載入立即值和存儲結果，與「000000 00kkkkkkkk的指令，其中W 暫存器的內容被加到8 位元的文 字k ，且結果被放置到該W 暫存器，該文字k 在該指令的該 kkkkkkkk部分指定」所描述之指令過程類似，熟悉該項技藝 者在已知證據8 技術方案基礎上，可以輕易的得知修改後獨 立項1 所增加的技術特徵就係證據8 中所描述之某一種指令 。
㈤原處分理由第5 項：證據8 已揭示之指令集（其中包括直接



定址之指令），透過指令，在專用控制寄存器組7 、通用寄 存器組9 、輔助處理器寄存器中執行多種操作，其指令包括 直接指令定址之指令，則原處分第5 項理由違背客觀事實。三、被告聲明求為判決駁回原告之訴，並抗辯： ㈠證據8 之主要技術功效係縮短寄存器轉移指令，只需利用三 條指令即可執行一長寄存器轉移指令（證據8 說明書第1 至 2 頁）；而系爭專利則提供一套正交指令集，使其可使用任 何定址模式在任何暫存器上執行任何操作，以及允許兩個檔 案暫存器被用於兩個運算元指令以減少程式記憶體使用空間 （系爭專利說明書第9 至10頁）。此部分論述係用以說明證 據8 與系爭專利之關聯性薄弱，難認為相關先前技術，並非 用以比對申請專利範圍技術特徵。
㈡原告引述「面詢前補充舉發理由書」主張寄存器R31 及R30 具有直接及間接定址模式的能力，然而此能力並未記載於證 據8 ，僅為原告主觀之認定。尤其直接定址模式之意義即在 於程式碼中可直接指定位址或標籤，而非指定用以承載位址 的暫存器（寄存器），原告主張寄存器R31 具有直接定址模 式的能力，顯然於技術上有所矛盾。
㈢依系爭專利說明書內容，發明所屬技術領域中具有通常知識 者可得知所謂「映射」係指程式計數器中的值對應於資料記 憶體的位址，而非指儲存其內容，原告引述之證據8 段落： 「……RJAL存儲程式計數器的值至一由預減堆棧指針表示的 位址……」係將程式計數器中的值存放到另一個暫存器，內 容與動作均與系爭專利不同，無法用以比對此特徵；同理， 證據8 之輔助處理器寄存器係用於與通用寄存器之間傳送資 料，而非用以儲存資料記憶體位址，故無法用以比對「工作 暫存器映射到資料記憶體內」之特徵；另外，原告以「通用 寄存器組」比對系爭專利之「資料記憶體」，亦不符發明所 屬技術領域之通常知識，暫存器與記憶體應屬完全不同的元 件。
㈣系爭專利說明書第22頁，W 暫存器即工作暫存器，系爭專利 申請專利範圍1 係界定一指令格式，用以將立即值加至W 暫 存器中，而證據8 之LPI 則將立即值載入累加器（「加載」 意指「載入」，而非「增加」），其動作不同，使用的暫存 器亦不同（累加器與W 暫存器為不同用途的暫存器），且證 據8 並未揭示「0000 0000 kkkk kkkk 」此指令格式，故無 法用以比對系爭專利申請專利範圍1 之該技術特徵。 ㈤證據8 確實已揭示正交指令集，然而雖然原告列舉了多種指 令，仍難以藉此推得「微處理器可以使用任何該定址模式在 任何該暫存器上執行任何該操作」之特徵，且原告亦未明確



指出「直接定址的指令」揭露於何處。
四、參加人聲明求為判決駁回原告之訴，並抗辯： ㈠證據8 與其它習知技術之結合，不足以證明系爭專利不具進 步性：
證據8 主要揭示32位處理器之指令集之位元長度固定在16位 且SLIL及SLIH指令使4Gb 之地址空間限制到高2Gb ，然由於 證據8 並未揭示系爭專利之資料記憶體及工作暫存器等必要 元件，證據8 顯然不具有系爭專利之技術特徵及手段，而無 法解決系爭專利所欲解決之問題，本領域具通常知識者也無 法基於證據8 之揭示而達成系爭專利解決問題之技術手段及 相關技術功效。故證據8 未揭示系爭專利之重要元件而根本 非一相關之前案證據，無法否定系爭專利之進步性。 ㈡關於原處分理由二（證據8 並未界定「直接定址模式」與「 間接定址模式」，且未揭示「資料記憶體」）： ⒈系爭專利有關「直接定址模式」和「間接定址模式」之技 術特徵及技術功效，而該等技術特徵及技術功效係為證據 8 所缺乏。
⑴原告雖爭執「直接定址模式」及「間接定址模式」已被 證據8 所揭示，惟原告始終未指出證據8 何處揭示「直 接定址模式」和「間接定址模式」之技術特徵及技術功 效。且原告迄今仍無法說明證據8 何處有明確揭示「該 位址空間經由通用寄存器組9 中的寄存器R31 （中斷堆 棧指針, ISP ）具有直接定址模式的能力，該位址空間 經由通用寄存器組9 中的寄存器R30 （堆棧指針, SP） 具有間接定址模式的能力」之技術特徵，是有關「直接 定址模式」及「間接定址模式」已被證據8 所揭示乙節 ，僅係原告之主觀認定，並無依據。
⑵證據8 第6 頁第4.1 節記載內容顯與「直接定址模式」 和「間接定址模式」之技術特徵及技術功效毫無關聯， 故原告雖主張證據8 揭示「直接定址模式」和「間接定 址模式」惟迄今無法提出任何根據。
⒉關於證據8未揭示「資料記憶體」部分：
⑴系爭專利申請專利範圍第1 項揭示「該線性化的位址空 間經由一資料記憶體具有直接定址模式或間接定址模式 的能力」之特徵，而比對原告所舉證據8 第5 頁第26至 29 行 及第6 頁第21至28行所揭示之內容可知，證據8 之通用寄存器組9 顯非系爭案之「資料記憶體」且亦無 法達成「資料記憶體」之技術功效。
⑵且原告已自承證據8 並未明確揭示定義「資料記憶體」 ，原告雖稱根據證據8 說明書第15頁第3 至5 行所揭示



之RJ、RJ AL 程式計數器相關指令可知程式計數器與通 用寄存器組9 之間存在映射關係，故亦可認定證據8揭 示「資料記憶體」云云，惟參酌證據8 說明書第15 頁 可知，證據8 僅僅揭示完全沒有相對應地揭示系爭專利 有關「資料記憶體」之技術特徵及技術功效。
⑶再者，所謂「程式計數器與通用寄存器組9 之間存在映 射關係」純屬原告之個人臆測，證據8 中完全沒有提供 任何相關支持。
⑷又證據8 之通用寄存器組9 之相關說明段落並未揭示系 爭專利申請專利範圍1 之特徵，且原告所引證據8 說明 書第15頁也沒有揭示系爭專利申請專利範圍第1 項之上 述特徵。故即使原告所稱通用寄存器組9 與程式計數器 之間有存在映射關係，仍然無法推論證據8 有揭示系爭 專利申請專利範圍1 之特徵「該線性化的位址空間經由 一資料記憶體具有直接定址模式或間接定址模式的能力 。」
㈢關於原處分理由三（證據8 未揭示「程式計數器的值係被映 射至通用寄存組9 」、「輔助處理器寄存器」等）： ⒈依證據8 第15頁所載，其係記載而由上述之文字揭示僅能 得知RJAL為程式計數器相關轉移指令且RJAL將程式計數器 的值存儲至一地址，而無法得知證據8 有揭示將程式計數 器的值存儲至一「程式計數器暫存器」。此外，上述揭示 僅提及一存儲動作及一轉移動作，但完全沒有提及任何「 映射」動作。根據本領域之通常知識，「存儲」與「映射 」係分屬二種完全不同之概念。原告稱「由該論述可知， 該程式計數器的值係與預減堆棧指針表示的地址之間存在 映射關係」僅屬個人臆測，且與本領域之通常知識相違背 。故證據8 並未揭示系爭專利申請專利範圍第1 項有關之 特徵。
⒉原告又稱預減堆棧指針包括在通用寄存器組9 之寄存器R3 0 中云云。然遍觀證據8 關於通用寄存器組9 之相關揭示 （例如證據8 之第5 頁及第6 頁），其中並未提及通用寄 存器組9 有包括「預減堆棧指針」之說明。此外，證據8 圖3 亦未顯示R0-R31中哪個寄存器包括「預減堆棧指針」 。故原告聲稱『通用寄存器組9 有包括「預減堆棧指針」 』亦僅屬原告個人臆測。同樣地，根據證據8 之第15 頁 之揭示，本領域通常知識者無法推論出「程式計數器的值 與通用寄存器組9 之間存在映射關係」，此論點亦屬原告 個人臆測，且與本領域之通常知識相違背。
⒊再者，原告又稱證據8 之第6 頁4 至2 小節揭示了「輔助



處理器寄存器」的結構云云。經查，證據8 於第6 頁4 至 2 小節說明的是「協處理器寄存器」之結構及功效，而非 「輔助處理器寄存器」，原告前揭論述顯與證據8 揭示不 符；更何況，系爭專利申請專利範圍1 所揭示之技術特徵 是「工作暫存器」，而非「協處理器寄存器」或「輔助處 理器寄存器」。據此，原告應是將「協處理器寄存器」誤 認為「輔助處理器寄存器」。況證據8 於第7 頁第2 至3 行明確揭示：「用於在協處理器寄存器和通用寄存器之間 傳送數據的指令已經被定義。」也就是說，協處理器寄存 器和通用寄存器之間的技術功效係為傳送數據，而非映射 ，遑論證據8 並未對應地揭示一資料記憶體。故證據8 之 「協處理器寄存器」顯然無法對應於系爭專利申請專利範 圍1 之「工作暫存器」。故證據8 並未揭示系爭案申請專 利範圍1 之特徵「在該中央處理單元內的一工作暫存器， 該工作暫存器映射到該資料記憶體內」。
㈣關於原處分理由四（即證據8 與系爭專利使用暫存器不同， 且未揭示「0000 0000 kkkk kkkk 」指令）： ⒈惟系爭專利申請專利範圍第1 項之特徵「該指令集包括一 編碼成0000 0000 kkkk kkkk 的指令，其中“W ”暫存器 的內容被加到8 位元的文字"k" ，且結果被放置到該“W ”暫存器, 該文字"k" 在該指令的該kkkk kkkk 部分指定 」具體地界定了指令之編碼及其與“W ”暫存器之詳細關 係。惟遍觀證據8 之揭示內容，其中完全沒有提及任何與 系爭專利之上述技術特徵相關之指令編碼及對應之W 暫存 器。參加人已具體提出系爭專利與證據8 之LPI 指令間的 顯著差異，然原告於行政訴訟程序中仍僅簡單援引證據8 所揭示之「LPI ：根據位元組位置載入立即值至累加器。 存儲累加器的非指定位元組的內容」之內容，而含糊籠統 地以證據8 之立即指令LPI （根據位元組位置載入立即值 至累加器）比對系爭專利之具體指令。實際上，原告所引 用之證據8 之LPI 指令之內容，無論在具體指令上，亦或 在具體執行動作上，皆與系爭專利所請之技術內容及技術 功效大相逕庭。據此，實難將證據8 之LPI 指令對應地視 為系爭專利中所揭示之具體指令。
⒉證據8 既未揭示「一編碼成0000 0000 kkkk kkkk 的指令 」，亦未揭示「"W" 暫存器」，則其更不可能揭示系爭專 利有關「其中“W ”暫存器的內容被加到8-位元的文字“ k ”，且結果被放置到該“W ”暫存器，該文字“k ”在 該指令的該kkkk kkkk 部分指定」之技術特徵。 ⒊綜上，原告始終迴避證據8 與本案存在有重大技術差異，



且無法列舉出證據8 中對應系爭案之特定指令、特定暫存 器及特定指令與特定暫存器間之特定動作，而僅簡單稱證 據8 之LPI 指令類似於系爭專利之特徵「該指令集包括一 編碼成0000 0000 kkkk kkkk 的指令，其中“W ”暫存器 的內容被加到8-位元的文字"k" ，且結果被放置到該“W ”暫存器，該文字"k" 在該指令的該kkkk kkkk 部分指定 」。原告主張顯與實不符。
㈤關於原處分理由五（即證據8 未揭示「微處理器可以使用任 何該定址模式在任何該暫存器上執行任何該操作」等）： 惟承前所述，證據8 並未揭示直接定址模式或間接定址模式 ，亦未揭示一資料記憶體、一程式計數器暫存器及一工作暫 存器等特徵。據此，證據8 當然亦未揭示系爭專利申請專利 範圍第1 項之「一正交的指令集，儲存在程式記憶體內，該 指令集構建及處理以指示該微控制器至少一種操作；其中該 微控制器可以使用任何該定址模式在任何該暫存器上執行任 何該操作」。綜上，證據8 未揭示系爭專利之技術特徵，其 技術內容與系爭專利所請發明相距甚遠。
㈥證據8 及14與習知技術之任一或組合並未揭示系爭專利所記 載之發明，系爭專利具進步性：
⒈參加人前已詳細指出證據8 並未揭示系爭專利申請專利範 圍第1 項所請之技術特徵，且亦未揭示系爭專利申請專利 範圍第2 至69項所請之技術特徵。而證據14亦未揭示系爭 專利申請專利範圍第1 至69項所請之技術特徵，因此其無 法彌補證據8 之缺陷。
⒉故被告已根據系爭專利與證據8 、14之揭示內容，而在技 術特徵、技術手段及技術功效上對三者進行審查，並做成 原處分，該原處分洵無違誤，且無原告指稱之違法情事。五、兩造不爭執事項及爭點（本院卷㈡第32至33頁）： ㈠兩造不爭執事項：
⒈參加人美商微晶片科技公司前於89年5 月2 日以「微控制 器指令集」向被告申請發明專利，並以西元1999年3 月26 日申請之美國第09/280,112號專利案主張優先權，經其編 為第89105387號審查，於92年2 月26日准予專利，並於公 告期滿後，發給發明第175289號專利證書（即系爭專利） 。
⒉系爭專利於92年4 月11日公告時之申請專利範圍共計71項 ，其中申請專利範圍第1 及2 項為獨立項，其餘為附屬項 。參加人於98年5 月5 日提出更正申請專利範圍之申請， 經被告審查後准予更正，且已於100 年9 月21日公告系爭 專利更正後之申請專利範圍。而系爭專利更正後之申請專



利範圍共計69項，全部均為獨立項，並無附屬項。 ⒊舉發證據8 為1999年02月10日公開之中國第CN1207527A號 （申請第98103188.9號）「微處理器」專利案，證據8 公 開日係早於系爭專利優先權日（88年03月26日），可為系 爭專利相關之先前技術。
⒋證據14為1993年07月28日公開之中國第CN1074771A號（申 請第93101139.6號）「帶有並行執行指令的裝置的微處理 機」專利案，證據14公開日係早於系爭專利優先權日（88 年03月26日），可為系爭專利相關之先前技術。 ⒌被告於102 年3 月11日辦理面詢時與原告確認，參加人於 98年5 月5 日系爭專利申請專利範圍更正本符合申請時之 90 年10 月24日修正公布專利法之規定；舉發證據6 、10 、11不具證據能力；系爭專利說明書記載明確，為熟習該 項技術者能瞭解其內容並可據以實施；證據2 或3 不足以 證明系爭專利申請專利範圍第1 至69項不具新穎性；證據 4 、5 及公知技術之結合，不足以證明系爭專利請申請專 利範圍第1 至69項不具進步性等，業經本院101 年度行專 訴字第47號判決認定在案。
⒍本件爭點以原告於102 年3 月22日所提出之舉發補充理由 書所舉為準。
㈡本件爭點：
⒈證據8 與習知技術之組合是否可證明系爭專利申請專利範 圍第1 至69項不具進步性？
⒉證據8 是否可證明系爭專利申請專利範圍第2 至69項不具 進步性？
⒊證據8 、證據14與習知技術之組合是否可證明系爭專利申 請專利範圍第2 至69項不具進步性？
六、本院得心證之理由：
㈠查系爭專利之申請日為89年5 月2 日，被告於92年2 月26日 審定准予專利後，於92年4 月11日公告，原告於97年12月4 日提起舉發，參加人於98年5 月5 日提出新申請專利範圍更 正，經被告認符合核準時專利法規定，依98年5 月5 日更正 本審查，及被告認系爭專利之優先權日為88年3 月26日，均 經本院101 年度行專訴字第47號判決認定符合專利法相關規 定而確定，是系爭專利是否有應撤銷專利權之情事，應以核 准審定時所適用之90年10月24日修正公布施行之專利法規定 為斷（下稱90年專利法）。又按凡利用自然法則之技術思想 之高度創作，而可供產業上利用者，得依系爭專利核准時之 90年專利法第19條及第20條第1 項前段之規定申請取得發明 專利。另發明如係「申請前已見於刊物或已公開使用者」或



「運用申請前既有之技術或知識，而為熟習該項技術者所能 輕易完成時」，不得依法申請取得發明專利，復為同法第20 條第1 項第1 款及第2 項所明定。又發明專利權「違反第19 條至第21條或第27條規定者」或「說明書或圖式不載明實施 必要之事項，或記載不必要之事項，使實施為不可能或困難 者」，任何人得附具證據，向專利專責機關舉發之，同法第 71 條 第1 款、第3 款及第72條第1 項亦有明文。 ㈡系爭專利技術分析：
⒈系爭專利技術內容：
系爭專利係一種配置給微控制器裝置的指令集，用以操作 該微控制器的行為。其所提供的裝置及系統可以線性化位 址空間，並可做到模組模擬。經由暫存器檔案或資料記憶 體可以直接或間接定址。特殊功能暫存器，包括程式計數 器（PC）及工作暫存器（W）被映射到資料記憶體。一正 交（對稱）指令集可使用任何定址模式在任何暫存器上執 行任何操作。因此，2個檔案暫存器被用於某些2個運算元 的指令。此允許資料在2個暫存器間直接移動，不需經過W 暫存器。因此，使性能提升，且所使用的程式記憶體也減 少（主要圖式如附圖一所示）。
⒉系爭專利申請專利範圍分析：
系爭專利於92年4 月11日公告時之申請專利範圍共計71項 ，其中申請專利範圍第1 及2 項為獨立項，其餘為附屬項 。參加人於98年5 月5 日提出更正申請專利範圍之申請， 經被告審查後准予更正，且已於100 年9 月21日公告上開 系爭專利更正後之申請專利範圍。而上開系爭專利更正後 之申請專利範圍共計69項，全部均為獨立項，並無附屬項 ，詳細內容如下：
①一種微控制器，包括：一中央處理單元；一線性化的位 址空間，與該中央處理單元間有操作的關係，該線性化 的位址空間經由一資料記憶體具有直接定址模式或間接 定址模式的能力；在該中央處理單元內的一程式計數器 暫存器，該程式計數器映射到該資料記憶體內；在該中 央處理單元內的一工作暫存器，該工作暫存器映射到該 資料記憶體內；一正交的指令集，儲存在程式記憶體內 ，該指令集構建及處理以指示該微控制器至少一種操作 ；其中該微控制器可以使用任何該定址模式在任何該暫 存器上執行任何該操作，其中該指令集包括一編碼成00 00 0000 kkkk kkkk 的指令，其中"W" 暫存器的內容被 加到8-位元的文字"k" ，且結果被放置到該"W" 暫存器 ，該文字"k" 在該指令的該kkkk kkkk 部分指定。



②一種微控制器，包括：一中央處理單元；一線性化的位 址空間，與該中央處理單元間有操作的關係，該線性化 的位址空間經由一資料記憶體具有直接定址模式或間接 定址模式的能力；在該中央處理單元內的一程式計數器 暫存器，該程式計數器映射到該資料記憶體內；在該中 央處理單元內的一工作暫存器，該工作暫存器映射到該 資料記憶體內；一正交的指令集，儲存在程式記憶體內 ，該指令集構建及處理以指示該微控制器至少一種操作 ；其中該微控制器可以使用任何該定址模式在任何該暫 存器上執行任何該操作，其中該指令集包括一編碼成00 10 01da ffff ffff 的指令，其中"W" 暫存器的內容被 加到"f" 暫存器，該"f" 暫存器的位置是由該指令的該 ffff ffff 部分指定，該指令的該"d" 部分指定該指令 之結果所要送到的位置，該指令的該"a" 位元影響所選 擇的複數個記憶體排。
③一種微控制器，包括：一中央處理單元；一線性化的位 址空間，與該中央處理單元間有操作的關係，該線性化 的位址空間經由一資料記憶體具有直接定址模式或間接 定址模式的能力；在該中央處理單元內的一程式計數器 暫存器，該程式計數器映射到該資料記憶體內；在該中 央處理單元內的一工作暫存器，該工作暫存器映射到該 資料記憶體內；一正交的指令集，儲存在程式記憶體內 ，該指令集構建及處理以指示該微控制器至少一種操作 ；其中該微控制器可以使用任何該定址模式在任何該暫 存器上執行任何該操作，其中該指令集包括一編碼成00 10 00da ffff ffff 的指令，其中"W" 暫存器的內容被 加到進位旗標與"f" 暫存器的內容，該"f" 暫存器的位 置是由該指令的該ffff ffff 部分指定，該指令的該"d " 部分指定該指令之結果所要送到的位置，該指令的該 "a" 位元影響所選擇的複數個記憶體排。
④一種微控制器，包括：一中央處理單元；一線性化的位 址空間，與該中央處理單元間有操作的關係，該線性化 的位址空間經由一資料記憶體具有直接定址模式或間接 定址模式的能力；在該中央處理單元內的一程式計數器 暫存器，該程式計數器映射到該資料記憶體內；在該中 央處理單元內的一工作暫存器，該工作暫存器映射到該 資料記憶體內；一正交的指令集，儲存在程式記憶體內 ，該指令集構建及處理以指示該微控制器至少一種操作 ；其中該微控制器可以使用任何該定址模式在任何該暫 存器上執行任何該操作，其中該指令集包括一編碼成00



00 0000 kkkk kkkk 的指令，其中"W" 暫存器的內容與 該指令之該kkkk kkkk 部分所指定的8-位元文字"k"AND d ，且結果被放置到該"W" 暫存器中。
⑤一種微控制器，包括：一中央處理單元；一線性化的位 址空間，與該中央處理單元間有操作的關係，該線性化 的位址空間經由一資料記憶體具有直接定址模式或間接 定址模式的能力；在該中央處理單元內的一程式計數器 暫存器，該程式計數器映射到該資料記憶體內；在該中 央處理單元內的一工作暫存器，該工作暫存器映射到該 資料記憶體內；一正交的指令集，儲存在程式記憶體內 ，該指令集構建及處理以指示該微控制器至少一種操作 ；其中該微控制器可以使用任何該定址模式在任何該暫 存器上執行任何該操作，其中該指令集包括一編碼成00 10 01da ffff ffff 的指令，其中"W" 暫存器的內容與 "f" 暫存器的內容AND d ，該"f" 暫存器的位置是由該 指令的該ffff ffff 部分指定，該指令的該"d" 部分指 定該指令之結果所要送到的位置，該指令的該"a" 位元 影響所選擇的複數個記憶體排。
⑥一種微控制器，包括：一中央處理單元；一線性化的位 址空間，與該中央處理單元間有操作的關係，該線性化 的位址空間經由一資料記憶體具有直接定址模式或間接 定址模式的能力；在該中央處理單元內的一程式計數器 暫存器，該程式計數器映射到該資料記憶體內；在該中 央處理單元內的一工作暫存器，該工作暫存器映射到該 資料記憶體內；一正交的指令集，儲存在程式記憶體內 ，該指令集構建及處理以指示該微控制器至少一種操作 ；其中該微控制器可以使用任何該定址模式在任何該暫 存器上執行任何該操作，其中該指令集包括一編碼成00 00 0000 nnnn nnnn 的指令，其中如果一進位位元被設 定成"1" ，則由該指令集所撰寫的程式將分支到該指令 之該nnnn nnnn 部分所指定的位置。
⑦一種微控制器，包括：一中央處理單元；一線性化的位 址空間，與該中央處理單元間有操作的關係，該線性化 的位址空間經由一資料記憶體具有直接定址模式或間接 定址模式的能力；在該中央處理單元內的一程式計數器 暫存器，該程式計數器映射到該資料記憶體內；在該中 央處理單元內的一工作暫存器，該工作暫存器映射到該 資料記憶體內；一正交的指令集，儲存在程式記憶體內 ，該指令集構建及處理以指示該微控制器至少一種操作 ；其中該微控制器可以使用任何該定址模式在任何該暫



存器上執行任何該操作，其中該指令集包括一編碼成10 01 bbba ffff ffff 的指令，其中"f" 暫存器中的位元 "b" 被清除，該位元"b" 是由該指令之該bbb 部分所指 定，該"f" 暫存器的位置是由該指令的該ffff ffff 部 分指定，該指令的該"d" 部分指定該指令之結果所要送 到的位置，該指令對該"a" 位元影響所選擇的複數個記 憶體排。
⑧一種微控制器，包括：一中央處理單元；一線性化的位 址空間，與該中央處理單元間有操作的關係，該線性化 的位址空間經由一資料記憶體具有直接定址模式或間接 定址模式的能力；在該中央處理單元內的一程式計數器 暫存器，該程式計數器映射到該資料記憶體內；在該中 央處理單元內的一工作暫存器，該工作暫存器映射到該 資料記憶體內；一正交的指令集，儲存在程式記憶體內 ，該指令集構建及處理以指示該微控制器至少一種操作 ；其中該微控制器可以使用任何該定址模式在任何該暫 存器上執行任何該操作，其中該指令集包括一編碼成00 00 0000 nnnn nnnn 的指令，其中如果負位元被設定成 "1" ，則由該指令集之該指令所組成的程式將分支到該 指令之該nnnn nnnn 部分所指定的位置。