發明專利舉發
智慧財產法院(行政),行專訴字,101年度,40號
IPCA,101,行專訴,40,20121227,3

智慧財產法院行政判決
101年度行專訴字第40號
民國101年12月6日辯論終結
原 告　美商微晶片科技公司
（MICROCHIP TECHNOLOGY INCORPORATED ）
代　表　人　J.Eric Bjornholt
訴訟代理人　呂 光律師
　湯舒涵律師
　樓穎智專利師
被 告　經濟部智慧財產局
代　表　人　王美花
訴訟代理人　謝文元
　古朝璟
參 加 人　義隆電子股份有限公司
代　表　人　葉儀皓
訴訟代理人　許惠月律師
　侯雪芬律師
上列當事人因發明專利舉發事件，原告不服經濟部中華民國101
年3 月19日經訴字第10106102130 號訴願決定，提起行政訴訟，
本院依職權命參加人獨立參加本件被告之訴訟，判決如下：
　　主 文
原告之訴駁回。
訴訟費用由原告負擔。
事實及理由
壹、程序事項：
原告原提起本件訴訟時，係以Dave Yeskey 為代表人，此有 經我國駐外單位認證之委任書正本在卷可憑（見本院卷附件 1 ），而Dave Yeskey 得代表原告提起訴訟，此亦有於Dave Yeskey與原告所簽協議可證（見本院卷原證4 ），故參加人 主張原告起訴不合法定程式，並不可採。又Dave Yeskey 已 於民國101 年10月3 日退休，改由J. Eric Bjornholt 擔任 原告公司之副總裁暨財務執行長，並有權代表原告公司選任 外部法律顧問暨指示外部法律顧問為一切行為之權責，有原 告公司總裁暨CEO Steve Sanghi所簽署之聲明書可稽（見本 院卷原證5 ），嗣J. Eric Bjornholt 於101 年11月28日具 狀聲明承受訴訟（見本院卷附件2 ），核無不合，應予准許 。
貳、實體事項：
一、事實概要：
原告前於86年4 月28日以「具有少於N 個輸入／輸出（I/O



）接腳之N 位元資料匯流排寬度之微控制器及其方法」向被 告（前中央標準局，88年1 月26日改制為智慧財產局）申請 發明專利，並主張優先權日為85年5 月24日，經被告審查後 准予專利，並於公告期滿後發給發明第99388 號專利證書（ 下稱系爭專利）。其間，參加人於89年及90年間分別對本案 提出舉發（N02 、N03 ），原告旋於93年1 月28日提出系爭 專利申請專利範圍更正本，亦經被告准予更正。其後，參加 人於96年4 月24日以系爭專利違反核准時專利法第20條第1 項第1 款、第2 項及第71條第3 款之規定，對之提起舉發（ N04 ）。經被告審查，認系爭專利有違核准時專利法第20條 第2 項之規定，乃於100 年8 月19日以（100 ）智專三㈡04 099 字第10020733320 號專利舉發審定書為「舉發成立，應 撤銷專利權」之處分。原告不服，提起訴願，經經濟部101 年3 月19日經訴字第10106102130 號決定駁回，原告仍未甘 服，遂向本院提起行政訴訟。本院認本件判決之結果，將影 響參加人之權利或法律上之利益，依職權命參加人獨立參加 本件訴訟。
二、原告主張：
㈠系爭專利與引證案之技術領域完全不同而具有進步性： ⒈系爭專利係關於微控制器之積體電路「包裝」。引證一（日 本特開平0-000000）為關於「一種使用在單晶片微電腦等， 以半導體積體電路之微電腦輸出入功能選擇裝置」；引證二 （日本特開平8-95744 ）為關於「一種資訊處理LSI 及具有 該資訊處理LSI 之資訊處理裝置」；引證三（日本專利特開 平3-28985）係關於「一種微電腦」。
⒉系爭專利乃微處理器（或中央處理單元CPU ）並不具有任何 周邊裝置，因此微處理器必須連接至外部組件，以使用外部 之控制信號及匯流排信號。一般而言，在此等裝置中係使用 兩類外部匯流排。於系爭專利申請日之前，習知的微控制器 雖然已具有內部記憶體及周邊裝置，惟其封裝仍係預先為耦 接外部記憶體作準備；此外，習知的微控制器亦皆設計為允 許外部裝置存取其內部資料匯流排，在大多數情況下，甚至 亦允許外部裝置存取其內部位址匯流排，故其接腳總數至少 需為資料匯流排寬度（n ）加上控制信號寬度（c ）。在系 爭專利申請日之前，業界並無任何微控制器IC封裝係透過使 用多功能接腳顯著減少外部接腳之數目，以允許n （例如8 ）位元微控制器配置於n （例如8 ）個或n （例如8 ）個以 下接腳內，此主要係因為整個半導體工業所提供之微控制器 ，係預設為需耦接外部記憶體，須能夠允許外部裝置存取內 部資料匯流排，而並未認知到藉由移除耦接外部記憶體之需



求以實現較佳微控制器包裝之做法。因此，習知微控制器必 須具有支援n 接腳之至少一個埠，再加上電源供應接腳等其 他接腳，導致微控制器必定具有n 個以上之外部接腳；並無 任何先前技術教示具有接腳數小於n 個之微控制器。原告於 發現業界普遍存在但未經發現、解決之問題，才思考採用多 功能接腳，首先針對「減少接腳數目」之目的改進包裝，發 想出一具有較小接腳數及較低使用成本之微控制器，使得其 接腳具有較大之效能並維持既有之處理能力，可有效減少電 耦合至微控制器之接腳數目，此一「將接腳總數減少至資料 匯流排位元數以下」之創見，乃當時熟習該項技術之人所難 以思及，故具有進步性。
⒊系爭專利係於西元1997年4 月28日提出申請，並主張1996年 5 月24日美國08/664/916申請案之優先權，距今16年前，業 界確實未能意識到既有積體電路封裝有接腳被閒置徒然增加 系統複雜度及製造成本之問題，原告於發現業界普遍存在但 未經發現、解決之問題，才發想積體電路包裝有予以改良減 少接腳之可能。系爭專利首先思考採用多功能接腳以「減少 接腳數目」之目的改進包裝，提出一具有較小接腳數及較低 使用成本之微控制器，使得其接腳具有較大之效能並維持既 有之處理能力，此一「將接腳總數減少至資料匯流排位元數 以下」之創見，乃當時熟習該項技術之人所難以思及。本件 有關進步性之判斷，自應回到距今16年以前之技術水準，否 則即有「後見之明」之高度可能。
⒋最高行政法院97年度判字第567 號判決（即針對N02 舉發案 所作成之判決）已明揭系爭專利係利用各部構件（包括多功 能接腳、多功能方塊等）間具有特定之結構及相互作用連結 關係，產生「輸入/ 輸出(I/O) 接腳少於n 個之n 位元資料 匯流排寬度」之微控制器及其方法，因此審究系爭專利之內 容時，應考慮整體之結構及功效，不應只就多功能接腳之單 一元件加以比較等情，而肯定系爭專利之有效性。且系爭專 利之美國對應案與歐洲對應案，亦經美國暨歐洲專利局認定 具有進步性，故系爭專利確實具有可專利性。由於系爭專利 之技術內容及引證一至三之技術內容並不會因國情之不同而 有所改變，故就技術事實的認定而言，由於系爭專利之各國 對應案皆經肯認具有可專利性，適足作為系爭專利確實具有 進步性之明證。
㈡被告暨訴願機關之認定與引證案之揭示不符，其未附任何正 確理由，亦屬後見之明：
⒈引證一之技術內容實與減少接腳無涉：依參加人所提引證一 中譯文第1 頁可知，引證一之發明目的為「有效使用微電腦



之多功能兼用輸出入接腳」，亦即有效使用「既有的接腳」 ，而與減少接腳無關。至引證一關於「利用功能選擇電路及 功能選擇設定手段，使接腳兼具多功能並可兼用輸出入埠使 用」之內容，充其量僅揭示「多功能接腳」，惟完全未揭示 或教示任何關於減少接腳的內容或意圖，更未教示使接腳減 少為「少於或等於微控制器之匯流排寬度n 」，原處分與訴 願決定前揭解讀顯然與引證一之揭示不符。引證一之發明目 的既然在於如何有效使用「既有的接腳」，而與接腳之減少 無涉，且引證一明示其技術功效為增加閒置接腳之功能（引 證一摘要、第0005及0006段），故引證一並未隱含「接腳之 總數小於匯流排寬度」之技術特徵。
⒉引證二之「LSI （Large Scale Integrated Circuit大型積 體電路）1001之CPU 核心1002」並不包含記憶體，而系爭專 利之微控制器則包含CPU 及記憶體，兩者顯然不同。又引證 二圖1 及圖4 僅揭露LSI 1001與VRAM 1008 之連接關係，而 未揭示電源及接地，其顯然與系爭專利之微控制器包裝之該 第一接腳（電源接腳）及第二接腳（地線接腳）無關。換言 之，引證二與包含電源及接地之接腳總數無關，亦與減少接 腳總數無涉，更未教示使接腳減少為少於或等於微控制器之 匯流排寬度n 。因此，引證二與系爭專利所欲解決之問題及 技術手段並不相同，非屬相同技術領域，原處分與訴願決定 之推論毫無根據，亦與引證二之揭示不符。至訴願決定雖認 引證二之CPU1002 與I/O 控制手段1005A 、1005B 之間作選 擇性使用，用以控制I/O 1009、1010。引證二切換手段0000 -0000 可選擇輸入A （輸入B ），而由該資訊處理LSI1001 之信號接腳輸入I/O-1 （1009）【或I/0-2 （1010）】之必 要技術手段已揭示第1 項之「該第一接腳、第二接腳及多個 第三接腳之總數至少為三且少於或等於該資料匯流排之匯流 排寬度」技術特徵，惟：
⑴引證二圖4 之4009,4010,4011僅揭示LSI1001 與VRAM 1008 間之連接，而LSI 1001尚須其他接腳與元件（記憶體、匯流 排、I/O 、顯示構件等）相連接，故引證二之LSI1001 之接 腳數，並非以引證二圖4 之4009, 4010, 4011接腳數計算。 ⑵引證二圖1 及圖4 僅揭露LSI 1001與VRAM 1008 之連接關係 ，惟如引證二圖1 及圖4 所示，該LSI 1001尚需其他接腳與 記憶體、匯流排、I/O 、顯示構件等元件相連接，引證二圖 1 及圖4 並未揭露該等接腳。由於引證二並未揭露接腳之總 數，引證二顯然未揭示系爭專利「使接腳總數減少為少於或 等於微控制器之匯流排寬度n 」之技術特徵，二者揭露之技 術特徵不同。




⑶引證二所謂之「接腳」必須全部被同時切換至同一功能，與 系爭專利之技術手段（「多功能接腳毋庸全部同時切換至同 一功能」）不同。又引證二之「接腳」必須全部同時切換至 同一功能，僅能支援少數功能，與系爭專利之「多功能接腳 」完全不同，故引證二顯無法達成系爭專利之功效。由於引 證二並未揭露其接腳總數為何，其並未揭示系爭專利申請專 利範圍第1 項關於「該第一接腳、第二接腳及多個第三接腳 之總數至少為三且少於或等於該資料匯流排之匯流排寬度」 之技術特徵。
⒊引證三係關於一種「簡化微電腦之結構」（將唯讀記憶體移 至外部），其僅揭示一種CPU ，並未包含任何隨機存取記憶 體（RAM ）或是周邊單元（peripheral unit ）。由於系爭 專利所涉技術係「微控制器（包含微電腦與唯讀記憶體）之 積體電路包裝」，引證三不具記憶體之CPU 單一元件與系爭 專利之「微控制器」整合系統之包裝，根本上屬於不同技術 領域之發明。又引證三並未揭示「接腳數小於匯流排寬度」 之技術特徵，蓋引證三並未提及該微電腦只有5 支接腳，引 證三甚至未提及該微電腦之接腳總數，原處分暨訴願決定關 於引證三僅有5 支接腳之論斷與引證三之揭示不符。況且， 引證三所揭露之發明目的為改變習知微電腦之結構，將唯讀 記憶體移至外部且將微電腦與唯讀記憶體之間的輸出入由並 列改為串列，然不論是並列或串列，均僅為位址或資料輸出 入（I/O ）接腳，而不具有其他功能，因此與多功能接腳無 涉。另引證三與減少微控制器（包含微電腦與唯讀記憶體） 整體「包裝」外部之接腳無關，更未教示使該接腳減少為少 於或等於微控制器之匯流排寬度n 。再者，引證三中CPU 及 記憶體之間的接腳僅對應於微控制器（包含微電腦與唯讀記 憶體）中之資料匯流排，與系爭專利之微控制器（包含微電 腦與唯讀記憶體）整體「包裝」外部之接腳並不相同。由於 引證三之接腳僅作為CPU 與記憶體之間的資料信號及位址信 號之傳遞，其性質對應於系爭專利之資料匯流排，與系爭專 利之IC包裝之外部接腳不同。引證三從未揭示如系爭專利之 「該積體電路包裝之接腳總數」，遑論揭示系爭專利「積體 電路包裝之接腳總數少於或等於資料匯流排之匯流排寬度」 之技術特徵。
⒋依系爭專利審定當時專利審查基準（下稱「審查基準」）第 1-2-20至1-2-21頁規定，判斷申請專利範圍之發明是否能輕 易完成，應以申請專利當時之技術水準，並依技術領域、發 明所欲解決之問題及先前技術結合之困難度（亦即有無組合 動機）等判定之。原處分暨訴願決定未考量系爭專利與各引



證案所欲解決之問題不同，復未考量各引證案間結合之困難 度，即論斷引證三可與引證一、二結合，並證明系爭專利申 請專利範圍第1 項不具進步性，全然未考量引證三之技術手 段與引證一、二之技術手段不同甚至不相容，而無法加以結 合，蓋引證三中「串列變換成並列」的技術手段，與引證一 及二之「功能切換」的技術手段不同，甚至不相容。因此， 引證三之「串列變換成並列」技術手段完全無法解決引證一 及二之問題，且不能互相結合。縱使可結合，由於引證三之 接腳僅作為CPU 與記憶體之間的資料信號及位址信號之傳遞 ，其性質係對應於系爭專利之資料匯流排，而與系爭專利之 接腳不同，因此引證一及引證三之結合或引證二及引證三之 結合並未揭示系爭專利技術特徵。
㈢聲明：訴願決定及原處分均撤銷，被告應為舉發不成立之處 分。
三、被告答辯如下：
㈠系爭專利之說明書第6 頁第5 行記載「IC包裝或包裝」，可 見原告業已自承二者只是記載方式不同，但實質內容相同， 熟悉該項技術者不會因為系爭專利未記載「IC」文字，而認 定「IC包裝」與「包裝」不相同者。同理，雖然引證一至三 均未記載「包裝」文字，但亦難稱引證一至三與系爭專利為 不同技術領域。易言之，原告對系爭專利之說明書與起訴狀 所載之理由存有認定標準不一致的情況，起訴狀所載理由對 引證一至三的解讀已落入機械式的解讀，而未探究其技術內 容。按任何積體電路，其必然具備「包裝」，使電晶體、電 容器、電阻器或其他電子元件及其間之連接線路，集積在半 導體材料上或材料中，而具有電子電路功能之「成品」。故 縱使退萬步至原告提出起訴時點而言，市面上仍未存在未封 裝之積體電路「成品」於電腦裝置中。
㈡引證一雖未明確揭示系爭專利申請專利範圍第1 項之「該第 一接腳、第二接腳及多個第三接腳之總數至少為三且少於或 等於該資料匯流排之匯流排寬度」技術特徵，但引證一之「 進行各該功能選擇電路之切換，可部分接腳執行特定功能」 ，其隱含「接腳之總數小於匯流排寬度」之技術特徵，是引 證一之微電腦接腳與系爭專利之微控制器係屬相同技術領域 。而引證一已揭示於微電腦之輸出入功能選擇裝置利用功能 選擇電路及功能選擇設定手段，進行各該功能選擇電路之切 換，可部分接腳執行特定功能，而其餘接腳執行其他功能， 與系爭專利申請專利範圍第1 項之「該多個第三接腳係功能 接腳，該多個接腳中至少一接腳係為多功能接腳」技術特徵 相同。準此，在引證一已揭示系爭專利申請專利範圍第1 項



之「多功能接腳」的情況下，參以系爭專利申請專利範圍第 1 項之IC晶片、電源接腳（第一接腳）、地線接腳（第二接 腳）、接腳電耦合至微控制器等技術，由系爭專利說明書均 未強調有何特有功效的情況下，可為申請前所屬該技術領域 者熟知的慣用手段。簡言之，IC晶片必須要透露電源與接地 方能運作，微控制器必然透過接腳電耦合至外部元件方能達 成控制的技術手段。故熟習該項技術者依據引證一之多功能 接腳，即能輕易完成系爭專利申請專利範圍第1 項之積體電 路包裝，進而達成系爭專利申請專利範圍第1 項將IC晶片之 多個功能接腳中至少一為「多功能接腳」、使其接腳總數少 於該資料匯流排寬度之功效，故系爭專利申請專利範圍第1 項相較於引證一技術，並未產生無法預期之技術功效。因此 ，系爭專利申請專利範圍第1 項係運用申請前既有之技術或 知識，而為熟習該項技術者所能輕易完成。
㈢引證二之CPU 1002與I/O 控制手段1005A 、1005B 之間作選 擇性使用之信號接腳輸出入接腳4009，4011，與系爭專利申 請專利範圍第1 項之「該多個第三接腳係功能接腳，該多個 接腳中至少一接腳係為多功能接腳」技術特徵相同；引證二 之CPU 1002與I/O 控制手段1005A 、1005 B之間作選擇性之 使用，一如前述之方式，用以控制I/ O 1009 、1010。切換 手段0000-0000 可選擇為輸入A （輸入B)，而由該資訊處理 LSI1001 之信號接腳輸出入I/O-1 （1009）【或I/0-2 （10 10）】之必要技術手段，已揭示系爭專利申請專利範圍第1 項之「該第一接腳、第二接腳及多個第三接腳之總數至少為 三且少於或等於該資料匯流排之匯流排寬度」技術特徵；參 以系爭專利申請專利範圍第1 項之IC晶片、電源接腳（第一 接腳）、地線接腳（第二接腳）、接腳電耦合至微控制器等 技術，由系爭專利說明書均未強調有何特有功效的情況下， 可為申請前所屬該技術領域者熟知的慣用手段。簡言之，IC 晶片必須要透露電源與接地方能運作，微控制器必然透過接 腳電耦合至外部元件方能達成控制的技術手段，故熟習該項 技術者依據引證二減少資訊處理LSI1001 之CPU 1002與I/O 控制手段1005A 、1005B 之間選擇性使用之信號接腳輸出入 接腳0000-0000 的教示，即能輕易完成系爭專利申請專利範 圍第1 項之積體電路包裝，進而達成系爭專利申請專利範圍 第1 項將IC晶片之多個功能接腳中至少一為「多功能接腳」 ，使其接腳總數少於該資料匯流排寬度之功效，故系爭專利 申請專利範圍第1 項相較於引證二技術，並未產生無法預期 之技術功效。因此，系爭專利申請專利範圍第1 項係運用申 請前既有之技術或知識，而為熟習該項技術者所能輕易完成



者。
㈣引證三揭示習知之微電腦係透過位址匯流排及資料匯流排， 將位址信號及資料信號以並列（平行）方式輸出入，因而必 須使用多數之接腳。例如在位址匯流排及資料匯流排互相分 離之典型8 位元微電腦中，共須使用24支接腳（含位址匯流 排用接腳16支、資料匯流排用接腳8 支）。但引證三之發明 在位址之輸出入及指定與資料之輸出入，分別只使用1 支接 腳，而以串列進行，亦即利用單一之位址接腳，將位址信號 以串列方式輸出，且利用單一之資料接腳，將代表指令及資 料之信號亦以串列方式輸出入，並透過串列到並行轉換暫存 記憶體，在位址接腳與該位址暫存記憶體之間，及資料接腳 與資料暫存記憶體之間，進行資料轉換。是以，重點在於提 供一種微電腦，具有：將位址信號以串列輸出之位址接腳， 將代表指令與資料之信號以串列輸出入之資料接腳，用以儲 存該位址信號之暫存器，及用以儲存該代表指令及資料之信 號之資料暫存器；而在該位址接腳與該位址暫存器之間，以 及在該資料接腳與該資料暫存器之間，則存在串列－並列變 換暫存器。微電腦係由外部以串列提供之位址信號及資料信 號，由接腳收取，其後分別將其資料串列變換成並列，而加 以使用。微電腦僅須1 支位址信號輸出接腳及1 支指令及資 料信號輸出入接腳（總共2 支接腳），即可取代習知微電腦 技術中之24支接腳。因此，微電腦僅有5 支接腳（即1 支位 址信號輸出接腳、1 支指令及資料信號輸出入接腳、1 支讀 出/ 寫入信號接腳、1 支電源接腳及1 支地線接腳），業已 揭示「接腳數小於匯流排寬度」之技術手段。又引證一至三 難稱非相同技術領域，況引證一至三均為有關「接腳」之資 料或訊號的技術思想，難稱引證一至三間存有先天不相容的 情況。
㈤原告雖主張原處分違反最高行政法院之判決意旨，惟前開行 政訴訟之舉發證據與本件舉發案之證據並不相同，自難以此 比附援引。至系爭專利之美國對應案與歐洲對應案固具可專 利性，然專利屬於屬地主義，雖系爭專利於美國及歐洲均獲 准專利，亦僅供參考，而無拘束力。
㈥聲明：原告之訴駁回。
四、參加人抗辯如下：
㈠系爭專利之發明與引證一、二、三之技術領域相同而不具進 步性：
⒈引證一、二、三與系爭專利同屬為微控制器、單晶片微電腦 、微電腦等積體電路技術領域：
⑴系爭專利之發明說明書「發明背景」記載：「本發明係在微



控制器及其方法之領域，尤指一種具有少於Ｎ個輸入／輸出 （I / O ）接腳之Ｎ位元架構（即資料匯流排寬度）之微控 制器及其方法」，顯見系爭專利所屬之技術領域即為與「微 控制器（Microcontroller ）」相關之技術領域。而所謂「 微控制器」又可被稱為單晶片微電腦（Single-Chip Micro- computer) ，而單晶片微電腦亦為微電腦之一種。故系爭專 利係有關於「微控制器」物品與方法之專利，其技術領域與 單晶片微電腦（下位概念）以及微電腦（上位概念）實屬相 同。因此，舉凡有關微電腦、單晶片微電腦以及微控制器之 技術內容的證據，自均具有證明系爭專利不具新穎性與進步 性之證據適格。
⑵系爭專利主要係解決積體電路IC包裝中之減少微控制器之接 腳問題，而據引證一、三之專利說明書中之記載，其等亦是 在說明先前微電腦技術時均以「單晶片微電腦」為標的，且 引證一、三均以單晶片微電腦之接腳為改良對象，足見「單 晶片微電腦」以及「微電腦」對所屬技術領域的人士而言屬 於概念相同，而「微控制器」又與「單晶片微電腦」之概念 相同，故引證一、三與系爭專利應屬相同之技術領域。再者 ，依據國際專利分類（IPC ），引證一、三之IPC 國際專利 分類為G06F15/78 ，系爭專利則為G06F13/00 ，均同屬G06F 電子數位資料處理之類別。而系爭專利之歐洲對應案（EP00 00000 ）及日本對應案，其IPC 分類亦均被歸於G06F15/78 ，且前揭日本對應案，經審查亦係以包含引證三在內之先前 技術為其核駁依據，且確定未獲准專利。又原告就系爭專利 係主張以美國專利申請案號08/644916 之1996年5 月24日申 請日為其優先權日，而該件優先權日之對應申請案嗣後獲准 取得美國第5847450 號專利，專利公報公告上亦記載該件對 應之美國專利所屬國際專利分類為G06F15/78 及G06F15/76 等類，均與引證一、三之國際分類相同。綜上觀之，足證系 爭專利與引證一、三應屬相同之技術領域。
⒉系爭專利不具進步性：
系爭專利審定時之專利法第20條第2 項規定之「輕易完成」 ，係指不能超越熟習該項技術者所可預期的技術上的一般發 展，且單單可由先行技術推論而完成者。亦即，申請專利之 發明具有突出的技術特徵或顯然的進步時，即認為超越熟習 該項技術者所可預期之技術上一般發展，而非所能輕易完成 者。然而，系爭專利所揭示之唯一減少接腳方法為多功能接 腳，業已為引證一、二、三及INTEL 8051微控制器所揭示， 且事實上，依據系爭專利所揭示之多功能技術方法，雖能減 少接腳，但仍無法使接腳總數少於或等於其資料匯流排寬度



，而須刪減外接記憶體之接腳，而被刪減之接腳所對應之功 能亦不復存在，並非如原告所稱減少接腳仍能維持原有功能 。是以，系爭專利僅為習知技術、元件之輕易組合，並無產 生突出功效或進步，原處分認定系爭專利不具進步性，適法 有據。茲將引證分述如次：
⑴引證一係關於一種微電腦之輸出入功能選擇裝置，該發明提 供「以模態暫存器連接至功能選擇電路，而可個別設定其功 能，將多功能兼用輸出入接腳個別連接至輸出入埠功能，而 可有效使用多功能兼用輸出入接腳」之技術。依據該專利之 說明，提供「對應於多數多功能兼用輸出入接腳而分別設置 ，且可在第1 及第2 功能電路中選擇連接其中一者之功能選 擇電路」以及「可設定切換該功能選擇電路之功能選擇設定 手段」，而可使個別之多功能輸出入接腳個別進行功能選擇 。因此，該多功能兼用輸出入接腳群之功能可在模態控制手 段選擇之後，只由一部分接腳使用該功能，其餘之接腳仍能 由埠控制手段切換成其他功能之接腳。職是，引證一利用功 能選擇電路及功能選擇設定手段，使接腳兼具多功能並可兼 用輸出入埠使用，顯已具備以「多功能接腳」減少晶片接腳 數之技術功效。
⑵引證二第4 圖揭示資訊處理LSI1001 之方塊圖，其中4002、 4004為操作停止手段，1005A 、1005B 為I/O 控制手段，00 00-0000 為切換手段，4009為輸出信號接腳，4010為輸入信 號接腳，4011為雙向信號接腳，4012為操作停止設定手段。 在本實施例中，信號接腳0000-0000 乃是在CPU1002 與I/O 控制手段1005A 、1005B 之間做選擇性之使用，用以控制I/ O 1009、1010。切換手段0000-0000 可選擇為輸入A （輸入 B ），而由該資訊處理LSI1001 之信號接腳輸出入I/O-1 （ 1009）【或I/O-2 （1010）】之必要技術手段。是以，引證 二係利用操作停止設定手段所設定之資訊，停止一部分之功 能操作手段之操作，而將該操作停止狀態之功能操作手段所 對應之信號接腳，依據該設定資訊，作為其他功能操作手段 之信號接腳使用。資訊處理LSI 內藏之多數功能手段可以容 易選擇使用，提高方便性。此外，也使信號接腳之切換更為 單純化，提高信賴性，亦揭露「功能方塊」與「多功能接腳 」之技術特徵，且屬微電腦之領域，則就系爭專利所欲達到 減少接腳之目的，自有與8051單晶片等微控制器習知技術結 合之動機，而可證明系爭專利申請專利範圍第1 、11項不具 進步性。
⑶引證三所揭示之微電腦僅有5 支接腳（即1 支位址信號接腳 、1 支指令及資料信號輸出入接腳、1 支讀出/ 寫入信號接



腳、1 支電源接腳及1 支地線接腳），除已揭示系爭專利所 載「多功能接腳」（指令及資料信號共用接腳）外，另亦揭 示原告主張系爭專利所揭示之「接腳數小於或等於匯流排寬 度」之特徵。
⑷另英特爾公司生產製造之8051單晶片係廣為業界採用之標準 型微控制器，早於西元1981年間即已大量製造及公開行銷於 市，經許多教科書採用為介紹單晶片微電腦之結構與應用之 材料，足證8051單晶片自為系爭專利之習知技術。 ㈡專利權之賦予，目的在於保護具體、特定、明確之解決問題 的技術方法手段，而非概念或構想，原告所聲稱之系爭專利 ，其具體技術特徵在於運用多功能接腳而減少接腳總數，此 為原告於系爭專利之多件舉發行政爭訟程序中所自認。然而 ，上開「多功能接腳」之技術方法既已為先前技術所揭露， 顯見使用「多功能接腳」來減少接腳總數並無法產生不可預 期之功效。況且，「多功能接腳」與「接腳總數少於或等於 N 位元資料匯流排寬度」兩者之間不僅並無必然之關聯性存 在，同時系爭專利係僅說明如何使接腳具有「多功能」之技 術特徵，但並未具體陳明為何可將「接腳總數減少至小於或 等於匯流排位元」。蓋因要將接腳減少至小於或等於資料匯 流排位元數，只要刪減掉閒置不使用的接腳或是減化單晶片 所提供的功能數，即可達成，而與接腳是否具有多功能並無 直接且必然之關係，則就所屬技術領域之通常知識者而言， 系爭專利所謂之「接腳總數少於或等於N 位元資料匯流排寬 度」也無法產生不可預期之功效，均足證系爭專利不具進步 性。
㈢系爭專利對應之美國申請案即US5,847,450 （Re-exam.案號 90/007,873）/ US 6,483,183（Re-exam.案號90/007,877） 專利之再審查複審決定，雖係做出維持專利有效的決定，然 原告所提出之此2 件決定皆僅為單方（ex parte）複審，除 原告單方陳述外，並無其他相關第三人在複審的過程中充分 陳述意見；且事實上，此2 案的訴願決定理由主要是以訴願 會（Board of appeal ）在資訊不對等的情況下，遭原告誤 導而認為：引證（Otake 案，即本件N04 舉發案之引證三） 並未揭露內建ROM ，因此不符合microcontroller 的定義而 成為不適格前案。但原告以自創之「記憶元件之有無」來作 為是否為微控制器的判斷依據，雖成功誤導美國專利局之訴 願會（Board） ，但此一立論充滿矛盾，且毫無立論依據， 悖離事實。蓋原告的產品（PIC18C601 與PIC18C801 ）並沒 有內建ROM ，但原告也稱它為microcontroller ，足證微控 制器也有不含內建ROM 的，並非原告所稱需含記憶體者才是



微控制器。況原告也申請沒有內建ROM 的microcontroller 的專利，故原告於美國對應案中所提之證據係斷章取義來誤 導美國專利局之訴願會（Board ），其於美國所提之同一證 據中也有揭露沒有內建ROM 的微控制器。綜上，原告以「記 憶元件之有無」來作為是否為微控制器的分類，並主張引證 一、三均僅牽涉微電腦技術，與系爭專利之微控制器無關、 無法結合，其論理充滿矛盾。又縱認原告定義之微控制器所 應包含元件可採，惟引證三有揭露多個「暫存器」，「暫存 器」也是記憶體的一種，所以引證三所揭露的單晶片微電腦 亦符合其對微控制器的定義。再者，系爭專利的申請專利範 圍的技術特徵在於「使用具有多功能之接腳」，而使IC包裝 的接腳數目減少（參系爭專利說明書第2 頁發明摘要倒數第 2 行），說明書內也未記載IC包裝之微控制器須包含有ROM 。此外，原告所舉最高行政法院97年度判字第567 號判決僅 係針對N02 舉發案引證所為判決，原處分引證與N02 不同， 並無受N02 舉發案審定結果及行政爭訟中個案判決理由拘束 之理。另系爭專利之日本對應案於申請之初即遭核駁確定不 予專利，歐洲對應案迄今亦尚未獲准，足證系爭專利之有效 性確有可議之處。
㈣聲明：原告之訴駁回。
五、本院之判斷：
㈠原告前於86年4 月28日以「具有少於N 個輸入／輸出（I/O ）接腳之N 位元資料匯流排寬度之微控制器及其方法」向被 告申請發明專利，並以西元1996年5 月24日申請之美國第08 /644,916號專利主張優先權，經被告於87年5 月6 日准予專 利並公告。嗣參加人於89年及90年間分別對本案提出2 件舉 發（即舉發編號N02 、N03 ），原告旋於93年1 月28日提出 系爭專利申請專利範圍更正本，經被告審查該更正本符合專 利法第64條第1 項第1 款及第2 項規定，遂於該2 件舉發事 件之舉發不成立審定時准予更正。參加人復於96年4 月24日 提出引證一、二、三主張系爭專利違反核准時專利法第20條 第1 項第1 款、第2 項及第71條第3 款之規定，對之提起本 件舉發（即舉發編號N0 4）。案經被告審查，認系爭專利上 開更正本有違核准時專利法第20條第2 項之規定，以100 年 8 月19日（100 ）智專三㈡04099 字第10020733320 號專利 舉發審定書為「舉發成立，應撤銷專利權」之處分。原告不 服，提起訴願，經經濟部101 年3 月19日經訴字第10106102 130 號決定駁回，原告仍未甘服，遂向本院提起行政訴訟， 並仍爭執引證一、二、三及其組合等均不能證明系爭專利不 具進步性。故本件爭點為系爭專利是否違反參加人所主張依



核准時專利法即83年1 月21日施行之專利法第20條第2 項之 規定，係運用申請前既有之技術或知識，而為熟習該項技術 者所能輕易完成而不具進步性。
㈡經查，系爭專利係一種積體電路（IC）包裝，包含一IC晶片 有一微控制器，其中有一n 位元資料匯流排，及多至n 個電 耦合至微控制器之接腳。IC包裝包括一耦合至微控制器之控 制暫存器，供接收來自微控制器之啟動及中止信號。一個或 多個接腳有一個或多個與其關聯之功能方塊。每一功能方塊 界定一指定之功能供其對應之接腳。因此，每一有許多對應 功能方塊之接腳有許多相等於對應功能方塊數之潛在功能。 一既定接腳之特定功能係由來自控制暫存器之啟動信號所選 擇，其依來自微控制器之適當命令選擇適當功能方塊。使用 具有多功能之接腳，本發明藉以允許N 位元架構微控制器使 用少於或等於n 個接腳。依據原告於93年1 月28日申請更正 ，經被告核准並於94年8 月11日公告之更正後申請專利範圍 共20項，僅有第1 、11項為獨立項，其餘為附屬請求項，其 內容如下：
⒈一種積體電路(IC)包裝，包含：一IC晶片，有一微控制器， 其中有n 位元資料匯流排；
一第一接腳電耦合至該微控制器，其中該第一接腳係作為一